Układy scalone są projektowane na potrzeby eksperymentów akceleratorowych, neurobiologicznych oraz do zastosowań komercyjnych. Przykładami są: (1) pierwszy na świecie układ w technologii 3D na  potrzeby spektrometrii korelacyjnej fotonów (G. W. Deptuch, G. Carini, P. Enquist, P. Grybos, S. Holm, R. Lipton, P. Maj, R. Patti, D. P. Siddons, R. Szczygiel, and R. Yarema, “Fully 3-D Integrated Pixel Detectors for X-Rays,” IEEE Trans. Electron Devices, pp. 1–1, 2015.), (2) pierwsze w Polsce projekty układów ASIC w technologiach CMOS 40 nm (P. Maj, P. Gryboś, R. Szczygieł, P. Kmon, R. Kłeczek, A. Drozd, P. Otfinowski, G. Deptuch, “Measurements of matching and noise performance of a prototype readout chip in 40 nm CMOS process for hybrid pixel detectors”, IEEE Transactions on Nuclear Science; 2015 vol. 62 no. 1, s. 359–367.). Ponadto prowadzący zespół (http://www.kmet.agh.edu.pl/www/asics)  prof. P. Gryboś z własnej inicjatywy założył w Polsce IEEE SSCS Chapter i jest członkiem Advisory Committee w EUROPRACTICE.