====== Maciej Wielgosz ======

==== Zaproszenie na obronę pracy doktorskiej ====


^   **DZIEKAN i RADA WYDZIAŁU**    \\    **ELEKTROTECHNIKI, AUTOMATYKI, INFORMATYKI i ELEKTRONIKI**    \\    **AKADEMII GÓRNICZO-HUTNICZEJ im. ST. STASZICA W KRAKOWIE**   ^
|   zapraszają na    \\    publiczą dyskusję nad rozprawą doktorską    \\      \\   //mgr inż. Macieja Wielgosza//      \\                 |
|  ** Implementacja w układach FPGA wybranych operacji zmiennoprzecinkowych 
**  |
|  Dyskusja odbędzie się 1 lutego 2010 roku o godz. 11:00   \\  al. Mickiewicza 30, pawilon B-1, sala 4  |
|  **PROMOTOR:**  prof. dr hab. inż. Kazimierz Wiatr – Akademia Górniczo-Hutnicza  |
|  ** RECENZENCI:**  prof. dr hab. inż. Marian Adamski – Uniwersytet Zielonogórski  |
|  **            **  dr hab. inż. Marek Gorgoń – Akademia Górniczo-Hutnicza  |
|  Z rozprawą doktorską i opiniami recenzentów można się zapoznać \\ w Czytelni   Biblioteki Głównej AGH, al. Mickiewicza 30  |

\\
\\
==== Streszczenie ====

** Implementacja w układach FPGA wybranych operacji zmiennoprzecinkowych **

     


//mgr inż. Maciej Wielgosz//

\\

**Promotor:** prof. dr hab. inż. Kazimierz Wiatr – Akademia Górniczo-Hutnicza\\
**Dyscyplina:** Elektronika





Systemy komputerowe o wielkich mocach obliczeniowych HPC umożliwiają realizację wybranych fragmentów obliczeń w oparciu o układy logiki rekonfigurowanej FPGA. Zastosowanie układu o elastyczniej strukturze sprzętowej pozwala na dostosowanie architektury systemu obliczeniowego do aktualnie realizowanego algorytmu, co umożliwia znaczące przyspieszenie obliczeń. Dla potrzeb lepszego wykorzystania układów FPGA oraz zwiększenia oczekiwanej akceleracji obliczeń autor rozprawy dokonał modyfikacji i następnie implementacji wybranych algorytmów zmiennoprzecinkowych. W przypadku umieszczenia niewielkich modułów w strukturach akceleratora sprzętowego dość znacznie uwidaczniają się opóźnienia związane z transferem danych i podziałem algorytmu. Dlatego zrodził się pomysł kompletnej implementacji w układach FPGA większego algorytmu, tak by w pełni ocenić korzyści wynikające ze sprzętowej realizacji operacji zmiennoprzecinkowych. Wybrany został algorytm generowania wartości orbitalu atomowego w punkcie, gdyż spełnia on zakładane kryterium o dającym się wyodrębnić jądrze obliczeniowym. 

----
\\
==== Autoreferat ====


 **Pełna wersja autoreferatu**  {{:2010:wielgosz:autoreferat_wielgosz.pdf|}}.

\\



==== Ważniejsze publikacje dokotoranta ====

  - M. Wielgosz, E. Jamro, K. Wiatr: //Highly Efficient Structure of 64-Bit Exponential Function implemented In FPGAs//, Applied Reconfigurable Computing, ARC’2008, Springer-Verlag 2008, LNCS 4943, s. 274–279
  - M. Wielgosz, E. Jamro, K. Wiatr: //Wielomodułowa 64-bitowa struktura funkcji exp() implementowana w układach FPGA//, Elektronika - Konstrukcje, Technologie, Zastosowania, vol. 7-8/2008, s. 74-78
  - M. Wielgosz, E. Jamro, K. Wiatr.: //Acceleration of Exponential function on Reconfigurable application specific computing platform//, Computing and Informatics (ISSN 1335-9150, IF = 0.349), Vol. 28, 2009, s. 1001–1011
  - P. Russek, E. Jamro, M. Wielgosz, M. Janiszewski, M. Pietroń, K.Wiatr: //Computation Acceleration on SGI RASC: FPGA Based Reconfigurable Computing Hardware// Computer Science, 2008, Vol. 9, s. 21-34
  - M.Wielgosz, P. Russek, E. Jamro, G. Mazur, M. Makowski: //Implementation of the quantum chemistry calculation routines in Reconfigurable logic//, Proceedings of the Current Trends in Theoretical Chemistry V conference, 6–10 July 2008, s. P4
  - M. Wielgosz, E. Jamro, K. Wiatr: //Feasibilty of achieving high calculation speeds on the RASC platform//, Proceedings of the International Conference on Signals and Electronic System, Kraków, September 14–17 2008 s. 97-100
  - M. Wielgosz, E. Jamro, K. Wiatr: //Accelerating calculations on the RASC platform. A case study of the exponential function//, Applied Reconfigurable Computing, ARC’2009, Springer-Verlag, LNCS 5453, s. 306-311
  - E. Jamro, M. Wielgosz, K. Wiatr: //Realizacja operacji mnożenia zmiennoprzecinkowego w układach FPGA//, Pomiary, Automatyka, Kontrola vol.55 nr 08/2009, s. 669-671
  - M. Wielgosz, E. Jamro, K. Wiatr: //Akceleracja obliczeń zmiennoprzecinkowych na platformie RASC//,Pomiary, Automatyka, Kontrola vol.55 nr 07/2009, s. 485-487
  - E. Jamro, M. Wielgosz, K. Wiatr: //Novel Reduced-Width Multiplier Structure Dedicated for FPGAs//, Przegląd Elektrotechniczny (Electrical Review) R. 85 NR 8/2009, s. 66-69




  


----