====== Mariusz Kwiczala ======

==== Zaproszenie na obronę pracy doktorskiej ====


^   **DZIEKAN i RADA WYDZIAŁU**    \\    **ELEKTROTECHNIKI, AUTOMATYKI, INFORMATYKI i ELEKTRONIKI**    \\    **AKADEMII GÓRNICZO-HUTNICZEJ im. ST. STASZICA W KRAKOWIE**   ^
|   zapraszają na    \\    publiczą dyskusję nad rozprawą doktorską    \\      \\   //mgr inż. Mariusza Kwiczala//      \\                 |
|  ** Implementacja sieci neuronowych w układach FPGA
**  |
|  Dyskusja odbędzie się 17 marca 2010 roku o godz. 11:00 w Sali Konferencyjnej   \\  Rady Wydziału EAIiE, al. Mickiewicza 30, pawilon B-1, sala 4  |
|  **PROMOTOR:**  prof. dr hab. inż. Kazimierz Wiatr – Akademia Górniczo-Hutnicza  |
|  ** RECENZENCI:**  dr hab. inż. Edward Hrynkiewicz, prof. Politechniki Śląskiej - Politechnika Śląska|
|  **            **  prof. dr hab. inż. Ryszard Tadeusiewicz – Akademia Górniczo-Hutnicza  |
|  Z rozprawą doktorską i opiniami recenzentów można się zapoznać \\ w Czytelni   Biblioteki Głównej AGH, al. Mickiewicza 30  |

\\
\\
==== Streszczenie ====

** Implementacja sieci neuronowych w układach FPGA **

     


//mgr inż. Mariusz Kwiczala//

\\

**Promotor:** prof. dr hab. inż. Kazimierz Wiatr – Akademia Górniczo-Hutnicza\\
**Dyscyplina:** Elektronika





Rozprawa przedstawia implementacje sieci neuronowych w układach FPGA. Ze względu na realizowane algorytmy przetwarzania obrazu, sieci składały się z dużej liczby połączonych neuronów, aby mogły realizować wyznaczone cele. Ograniczeniem jest wielkość zasobów sprzętowych FPGA, jakimi dysponujemy.

 
W pracy przeanalizowano, a następnie zaimplementowano różnego rodzaju stopnie zrównoleglenia operacji, dokładności reprezentacji danych, cyfrowe mnożenia oraz funkcje aktywacji w celu odpowiedniego dopasowania struktury sieci neuronowej do zasobów układu FPGA. Sieci neuronowe zostały zaimplementowane w języku VHDL, uruchomione na płycie PLDA XpressFx z układem Virtex 4-FX100 i podłączonej do komputera klasy PC przy pomocy interfejsu PCI Express. Tak zaimplementowane sieci pełniły rolę koprocesora z zaimplementowaną siecią neuronową i posłużyły do akceleracji obliczeń trzech problemów obliczeniowych: rozpoznawania ręcznie pisanych cyfr, rozpoznawania twarzy i detekcji twarzy w obrazie. Zaimplementowana logika sieci neuronowych cechuje się parametryzacją, która umożliwia dobór liczby warstw, liczby neuronów, dokładności obliczeń, zrównoleglenia operacji, typu funkcji aktywacji.


Uzyskana w pracy około 100-krotna akceleracja obliczeń w sieci neuronowej zaimplementowanej w układzie FPGA w porównaniu z realizacją software’ową na komputerze klasy PC, potwierdza stawianą w pracy tezę: „Sprzętowa implementacja sieci neuronowej w układach FPGA pozwala na znaczącą akcelerację obliczeń, w tym szczególnie przeznaczonych dla przetwarzania obrazów wizyjnych w czasie rzeczywistym.”

----
\\
==== Autoreferat ====


 **Pełna wersja autoreferatu**  {{:2010:kwiczala:autoreferat_kwiczala.pdf|}}.
\\



==== Ważniejsze publikacje dokotoranta ====
  - Kwiczala M., Wiatr K.: //Sprzętowa implementacja modelu neuronu w układach programowalnych FPGA//, Mat. Konferencji Metody i Systemy Komputerowe w Badaniach Naukowych i Projektowaniu Inżynierskim, Kraków, ONT 2003, s. 405-410
  - Kwiczala M., Wiatr K.: //Sprzętowa implementacja sieci neuronowej w układach FPGA//, Mat. Konferencji Reprogramowalne Układy Cyfrowe, Szczecin 2005, s. 175-182
  - Kwiczala M., Wiatr K.: //Sprzętowa implementacja sieci neuronowych – aproksymacja funkcji aktywacji//, Materiały V Konferencji Metody i Systemy Komputerowe, ONT, Kraków, 2005, s. 83-88
  - Kwiczala M., Ślusarczyk A.: //Synteza regulatora minimalno-czasowego w oscylacyjnych systemach liniowych drugiego rzędu//, Miesięcznik Naukowo-Techniczny PAK- Pomiary-Automatyka-Kontrola, 2005



----